Communication system.

Patent Number:

EP0504907, A3, B1

Publication date:

1992-09-23

Inventor(s):

MITO JUN-ICHI (JP)

Applicant(s):

MITSUBISHI ELECTRIC CORP (JP)

Requested Patent:

□ JP4293338

Application

Number:

EP19920104826 19920319

Priority Number(s): JP19910059000 19910322

IPC Classification: H04L12/42

EC Classification:

H04L29/06, H04L12/423

Equivalents:

DE69232158D, DE69232158T, JP2636534B2, US5361260

Cited patent(s):

EP0196094; WO9009068; EP0068977; US4727359; JP58213546; JP2043831;

JP2214397

Abstract

A communication system comprising a master station and a plurality of slave stations connected for serial transmission by a transmission line, using a HDLC-type protocol. Each of the slave stations is equipped with a system counter and a control timing setting register. Each slave station receives data when address information included in a transmission frame sent by the master station matches its own address and presets the system counter so that control timing for the object to be controlled by the master station matches the timing by the one or more slave stations. As a result, plural slave stations can output a control signal which matches the control timing for an object to be controlled by master station when the contents of the system counter match the contents of control timing setting register. The predetermined value may be preset and may be based on a collection of actual control timing

data between the master station and each slave station.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

公 報(B2) (12) 特

(11)特許番号

第2636534号

(46)発行日 平成9年(1997)7月30日

(24) 登録日 平成9年(1997) 4月25日

(51) Int.CL ⁶	織別配号	庁内整理番号	ΡI	技術表示箇所
H04L 29/08			H 0 4 L 13/00	3 0 7 Z
G 0 5 B 19/418			G 0 5 B 19/417	Q

苗求項の数2(全 15 頁)

(21)出顧番号	特顧平3-59000	(73)特許擁者 000006013 三菱電機株式会社	
(22)出顧日	平成3年(1991)3月22日	東京都千代田区丸の内二丁目 2 番 3	号
(65)公園番号 (43)公園日	特周平4-293338 平成 4年(1992)10月16日	(72)発明者 三戸 純一 名古盧市東区矢田廟 5 丁目 1 番 14 種 菱電機株式会社名古屋製作所内	} ≡
Frot Brillia be	134-1 (4	(74)代學人 弗理士 宮田 金雄 (外3名)	
		客查官 矢頭 尚之	
		(56)参考文献 特開 昭59-176863 (JP, A) 特開 昭64-36243 (JP, A) 特開 昭62-147844 (JP, A) 特開 昭59-41948 (JP, A)	

(54) 【発明の名称】 通信システム

(57)【特許請求の範囲】

【請求項1】 マスター局と、このマスター局とシリア ル伝送ラインで接続され。マスター局より送信される送 信フレーム中に含まれるアドレス情報が自分自身のアド レスと一致したときデータを取込むスレーブ局とを備え てなる運信システムにおいて、上記スレーブ局は、マス ター局との間、または他のスレーブ局との間の被制御体 に対する制御タイミングが一致するよう、自分自身の基 蓮タイミングをプリセットするとともに、基準タイミン <u>ングを再度プリセットしないものとした</u>ことを特徴とす る通信システム。

【請求項2】 マスター局とシリアル伝送ラインで接続 されるスレーブ局に、基準カウンタと制御タイミング設 定用レジスタとを設け、このスレーブ局として、マスタ

一局より送信される送信フレーム中に含まれるアドレス 情報が自分自身のアドレスと一致したときデータを取込 むと共に、マスター局との間の被制御体に対する制御タ <u>イミングが一致するよう上記基準カウンタをプリセット</u> し、基準カウンタの内容と制御タイミング設定用レジス 夕の内容とが一致したとき、マスター局の被制御体に対 ・する制御タイミングと一致する制御信号を出力し、かつ マスター局とスレーブ局との間の実際の制御タイミング データを収集するとともに、この実際の制御タイミング グをプリセット後、所定時間経過しなければ基準タイミ 10 データに基づいて、上記制御タイミング設定用レジスタ <u>に所定の値を設定するものとした</u>ことを特徴とする通信 システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、サーボモータ制御、主

輪モータ制御を行なうサーボアンプ。主輪アンプと数値 制御装置本体間をシリアル伝送線ラインにより結合し、 両者間でデータ伝送を行う数値制御装置や、数値制御装 置本体側の機械入出力部が不足した場合に付加されるリ モート制御装置と数値制御装置本体間をシリアル伝送線 ラインにより結合し、両者間でデータ伝送を行う数値制 御装置等に採用される通信システムに関するものであ

[0002]

【従来の技術】図11は、現在 ドイツ工作機械製造者 10 協会(VereinsDeutschev Werkzeugnaschinen fabriken e.V.) と中央電機電子工業組合(Zentralverband Elekt rotechnik-und Elektronikindustme e.V.)にて検討が 進められている。工作機械における数値制御機構と駆動 機構間のシリアルリアルタイム通信システム(以下SERC osと称す)に基づく数値制御装置のH/取構成(以下ト ボロジーと称す) であり、1は数値制御装置本体内に実 装された、サーボアンプ、主軸アンプ等とシリアル伝送 を行なうマスター局、2はマスター局1とシリアル伝送 軸アンプの制御部が相当する。3はスレーブ局2の制御 部により駆動されるドライブ部であり、具体的にはサー ボアンプ、主軸アンプのパワー部が相当する。4はマス ター局 1 と複数のスレープ局 2 間を結ぶシリアル任送う インであり、矢印方向ヘシリアルデータ伝送を行う。 【0003】即ち、SERCOSは、図11に示すような数値 制御機構本体内に複数のマスタ局1を持ち、個々のマス ター局が駆動制御部側のI/Fであるスレーブ局2を複 数持ったリング構成のシリアル伝送ライン4をもつトポ ロジーである。

【0004】ここで、SERCOSのシリアル伝送ライン4の 具体的仕様について、図12~図16を用いて説明す る。マスター局1とスレーブ局2間のシリアル伝送フォ ーマットは、図12に示す様な一個の開始プラグ、宛先 - 発信元アドレス、データ、冗長コード[以下FCS (Frame Check Sequence)と称 す。複数ビットにおよぶ総データの誤りを検出するため に付加される〕及び一個の終了フラグから構成されるHD LC手順(ハイレベルデータリンク制御手順のフレーム構 成・・・・ JIS× 5104) と同様なフォーマットを使用する。 フレーム構成の詳細については、HDLC手順の内容を参照 する事とし、本文では省略する。

 $\{0\,0\,0\,5\,\}$ また、具体的なシリアル伝送ライン4の仕 様としては、図15に示す様な光ファイバー伝送路を使 用し、SMA規格(IEC868(C020))コネクタにより光フ ァイバーケーブルに接続される。

【0006】また、1本の光ファイバー伝送路をリング 構成にして使用する為、伝送クロックと伝送データをマ ルチプレクスして送信し、受信側では、送信信号より伝

クロックと伝送データをマルチプレクスした信号を作る 為に、図14に示すNRZI(Noreturn to Zero Inverte d) コード化を使用する。図14の下向きの矢印は伝送 クロックの変化点を示し、下側の0,1の伝送データと上 側の伝送クロックを合せてNRZTコード化した例が、中段 に示す波形であり、データ"()"を送出する伝送クロッ クのタイミングで波形反転を生ずる。受信側では、波形 反転のタイミングで伝送クロックを抽出すると共に、抽 出した伝送クロックのタイミングに合せて波形をサンプ リングし、伝送データの0,1を判別する。

【0007】図13は、伝送ライン上に伝送されるデー タの時間的配置を示した図であり、MSTはマスター局! からスレーブ局2への伝送タイミングデータ、ATI、AT2 ~ATXは各々のスレープ局2からマスター局1への送信 データ、MOTはマスター局1からスレーブ局2への送信 データである。

【りりり3】具体的なデータの内容としては、MSTのタ イミングにより伝送周期(TCYC)(例えば1,7ms)が決 定されるが、MSTはシステムモード(立上げ、運転モー ラインで結ばれたスレーブ局であり、サーボアンプ、主 20 ド等)等が含まれているフレームであり、その機能は主 にスレーブ局ととの同期確立を目的としている。また、 AT1、AT2~ATXは、MST伝送後のある規定時間(T1.1、T 1.2、T1.X) 経過後、苦々のスレープ局2からマスター 局1へ伝送されるフレームであり、スレープ局2である サーボアンプ、主軸アンプ等のモーター位置データ、モ ーター速度データ、モーター電流データ、アラームステ ータス等を含むものである。また、マスター局1はMST 伝送後 12時間経過後MDTを伝送するが、この中では、 サーボアンプ、主軸アンプに対するモーター駆動指令や 30 各サーボアンプ、主軸アンプに対するモード指定(周速 一定制御モード、C軸制御モード等)等のデータが含ま れるものである。この様にTCYCの周期でマスター局1と スレーブ局2の間で交信を行なう事により、数値制御装

【0009】次に図16は、1つのマスター局1に2つ のスレーブ局2が接続された場合の概略接続ブロック図 である。図16において、CONTROLLER MASTERはマスタ 一局 l を、またCONTROLLER SLAVE1及びSLAVE2はスレー プ局2を示す。又、TXMT(el/opt)は送信部であり、RE 40 CV (opt/e1) は受信部であり、各々の部分で電気信号→ 光信号変換、光信号→電気信号変換が行われる。また、 MIXは送信信号切替え部であり、ここで入力された2信 号のどちらかが選択されて後段のTXMTより送信される。 次に、REG (DPLL REGEN) は、受信信号再生部であり、 前段のRECVで受信されたNRZI信号を受信データ(RXD) と受信クロック (RCLK) に分離してコントローラに与え る。なね、図中、TXCLKはクロック、TFFはフリップフロ ップ、TXDは送信データ、MUXはマルチプレックス、IDLE は送信の切換信号、TMITは送信器である。以上のように 送クロックと伝送データを分離抽出している。この伝送 50 従来における。サーボモータ制御、主軸モータ制御を行

置としての機能を実現する。

なうサーボアンプ、主軸アンプと数値制御装置本体間を シリアル伝送線ラインにより結合し、両者間でデータ伝 送を行う数値制御装置は、構成されている。

【0010】また図17は、数値制御装置本体側の機械 入出力部が不足した場合に付加されるリモート制御装置 と数値制御装置本体間をシリアル伝送線ラインにより結 合し、両者間でデータ伝送を行う従来の数値制御装置の 概略構成図であり、図において、1はマスター局で、数 値制御装置本体が相当する。、2はスレーブ局で、リモ - ト制御装置が相当する。4 はマスター局 1 である数値 制御装置本体とスレーブ局2であるリモート制御装置を 結ぶHDLC手順に従ったシリアル伝送ライン。5は数 値制御装置にて制御される工作機械のインターフェイス 部。らは操作者が数値制御装置を操作するための操作ボ ード、6Aはキーボード、6BはCRT、7はサーボア ンプ、8は主軸アンプ、7Aはサーボモータ、8Aは主 軸モータ、1Aは数値制御装置本体側機械入出力部、2 Aはリモート制御装置側機械入出力部である。

【0011】次にこの数値制御装置の動作を説明する。 制御装置が取り付けられる工作機械の機械シーケンスを 実行するためのシーケンスプログラムが内蔵されてお り、マスター局上である数値制御装置本体内にあるCP Uによりシーケンスプログラムが逐次実行され、機械シ ーケンス処理が実行される。ここで図17におけるスレ ープ局2 であるリモート制御装置は、マスター局1であ る数値制御装置本体側の機械入出力部が不足した場合に 付加されるものであり、機械側の機械インターフェイス 部5に対しては、数値制御装置本体側でシーケンス処理 された結果がリモート制御装置へシリアル伝送ライン4。 を通じてHDLC伝送され、リモート制御装置側で出力 されると共に、リモート制御装置側で入力された結果が シリアル伝送ライン4を通じてHDLC伝送され、数値 制御装置本体側でシーケンス処理される。

$\{0.0121$

【発明が解決しようとする課題】図11~図16に示す 従来のもの(サーボモータ制御、主軸モータ制御を行な うサーボアンプ、主軸アンプと数値制御装置本体間をシ リアル伝送線ラインにより結合し、両者間でデータ伝送 を行う数値制御装置)は、以上のように構成されている。40。 ので、マスター局1とこのマスター局1に接続されるス レープ局2との同期性を確保するために、マスター局1 からスレーブ局2に対しマスタ同期フレームMSTを送信 し、とのフレームを基準にして同期確保を図ってやる必 要があるが、この方式では同期確立の為にフレームが余 分に必要な事になり伝送効率が悪い。

【0013】因みにマスター局が複数軸(X輪、Y輪、 2軸等)を同期制御できる数値制御本体で、スレーブ局 がサーボアンプ・主軸アンプの場合、両者の同期をとら ないと、サーボアンプで駆動される各軸が時間的にバラー50-

バラの動きをしたり、サーボアンプで駆動される各軸と 主軸アンプで駆動される主軸とが時間的にバラバラの動 きをすることになり、目的とする加工を行うことができ trus.

6

【0014】また図17に示すもの(数値制御装置本体 側の機械入出力部が不足した場合に付加されるリモート 制御装置と数値制御装置本体間をシリアル伝送線ライン により結合し、両者間でデータ伝送を行う数値制御装 置)は、機械側の機械インターフェイス部5に対して は、数値制御装置本体側でシーケンス処理された結果が リモート制御装置へシリアル伝送ライン4を通じてHD LC伝送され、リモート制御装置側で出力されると共 に、リモート制御装置側で入力された結果がシリアル伝 送ライン4を通じてHDLC伝送され、数値制御装置本 体側でシーケンス処理されるものであるので、数値制御 装置本体とリモート制御装置との間における機械側の機 械インターフェイス部ちに対する入出力制御が時間的に ずれた。ちなみに、この入出力制御が時間的にずれる と、例えばロボットによるワークの搬送工程と工作機械 マスター局1である数値制御装置本体の内部には、数値 20 によるワークの切削タイミングとが合致せず、目的とす る加工を行うことができない享継が生じる。

> 【0015】なお、この図17に示すものにおいてこの 不具合を解消するためには、図11~図16に示すもの と同様に同期フレームを用いることにより、上記数値制 御装置本体とリモート制御装置との間における機械側の 機械インターフェイス部5に対する入出力制御を同期化 させるか、または工作機械のインターフェイス部5に上 記時間的ずれを考慮した遅延回路を設けたり、機械のシ ーケンスプログラムを上記時間的ずれを考慮して作成す る等して、この入出力制御を同期化させることと実質的 に同一の機能を達成させる必要がある(このことは、ひ いては伝送効率の悪化につながる)。

【0016】本発明は、上記のような課題を解決するた めになされたもので、特別な同期フレーム等を用いず に、マスター局とスレープ局との間またはスレープ局間 の同期確保ができ、また本発明は伝送ラインノイズに対 <u>して強い通信システムを提供しようとするものである。</u> [0017]

【課題を解決するための手段】第一の発明に係る通信シ ステムは、マスター局と、このマスター局とシリアル伝 送ラインで接続され、マスター局より送信される送信フ レーム中に含まれるアドレス情報が自分自身のアドレス と一致したときデータを取込むスレープ局とを備えてな <u>る通信システムにおいて、上記スレープ局を、マスター</u> 局との間、または他のスレーブ局との間の被制御体に対 する制御タイミングが一致するよう。自分自身の基準タ イミングをプリセットするとともに、基準タイミングを プリセット後、所定時間経過しなければ基準タイミング を再度プリセットしないものとしたものである。

【0018】また第二の発明に係る通信システムは、マ

特許2636534

スター局とシリアル伝送ラインで接続されるスレーブ局 に、基準カウンタと制御タイミング設定用レジスタとを 設け、このスレーブ局として、マスター局より送信され <u>る送信フレーム中に含まれるアドレス情報が自分自身の</u> <u>アドレスと一致したときデータを取込むと共に、</u> --局との間の被制御体に対する制御タイミングが一致す るよう上記基準カウンタをプリセットし、基準カウンタ の内容と制御タイミング設定用レジスタの内容とが一致 したとき、マスター局の被制御体に対する制御タイミン - ブ局との間の実際の制御タイミングデータを収集する とともに、この実際の制御タイミングデータに基づい 上記制御タイミング設定用レジスタに所定の値を設 <u>定するものとしたものである。</u>

[0019]

【作用】第一の発明に係る通信システムによれば、マス ター局からの同期フレーム送信が無くても、スレープ局 自身が、マスター局との間、またはスレーブ局との間の 同期を確保するとともに、伝送ラインにノイズが入って 誤ったアドレスが送信された場合等にあっても、正常に 動作する。また第二の発明に係る通信システムによれ は、制御タイミング設定用レジスタに、マスター局との 間の制御タイミングを一致させるのに必要なデータを確 実に設定できる。

[0020]

【実施例】実施例1.

以下本発明の第一の実施例を図1~図7を用いて説明す る。なおこの実施例は、サーボモータ制御、主軸モータ 制御を行なうサーボアンプ。主軸アンプと数値制御装置 本体間をシリアル伝送線ラインにより結合し、両者間で 30 データ伝送を行う数値制御装置に実施した場合の例であ る。図2は本発明に係る通信システムが採用される上記 数値制御装置のシステム構成を示す図で、図中1は数値 制御装置本体内に実装された、サーボアンプ、主軸アン プとシリアルデータ伝送を行うマスター局、2はマスタ 一局1にシリアル伝送ラインで結ばれたスレーブ局で、 サーボアンプ・主軸アンプの制御部が相当する。3はス レープ局2の制御部より駆動されるドライブ部であり、 サーボアンプ・主軸アンプのパワー部が相当する。4は ータ伝送ラインで、矢印方向ヘシリアルデータ伝送を行 ñ.

【0021】図3はスレーブ局が4局ある場合のマスタ ー局側の送信開始信号発生回路を示す図、図4はマスタ ー局側の送信回路を示す図、図1はスレーブ局2の1局 分の備成図、図5はマスター局1とスレープ局2間の詳 細なデータ伝送タイミングを示す図、図6は本通信シス テムの全体の動作を示すタイミング図、図7は本実施例 に於て使用されるシリアル伝送フレーム構成を示す図で

8 カウンタで、図6に示すように、発振回路10のクロック 源を分周した3.5msec、1.7msec、0.8msec、0.4msec、0、 2msecの周波数をカウントするものである。12A~12Dは 送信タイミング設定レジスタで、各スレーブ局2への送 信タイミングがCPU13によりセットされる。具体的に は、スレーブ局1#0への送信タイミングを決定するレ ジスタ12Aには"0000"が、スレーブ局 1 # 1 への送信 タイミングを決定するレジスタ128には"0001"が、ス レープ局1#2への送信タイミングを決定するレジスタ <u>グと一致する制御信号を出力し、かつマスター局と</u>スレー10 12cには"0010[°] が、スレープ局 1 # 3 への送信タイミ ングを決定するレジスタ120には"0011"が夫ャセット される。なおこのセット時、周波数0.2msecのものは、 セットしなくても送信タイミングに支障が生じないので セットされない。

> 【0022】14A~14Dはコンパレータで、NC内部基準 カウンタ11の内容と送信タイミング設定レジスタ12A~1 20の内容とを比較し、両者の内容が合致したとき、該当 するスレーブ局2ヘデータの送信を開始させる信号を、 図4に示す送信回路のデータ送信回路15、FCS計算・ | 20 || 送信回路16及び開始・終了プラグ送信回路17に各を出力 する。具体的には、NC内部基準カウンタ11の内容が、 ~0000~ になったとき、レジスタ12Aの内容 ~0000~ と 台致するので、スレーブ局1#0へデータの送信を開始 させる信号を図4の送信回路に出力する。又NC内部基 運カウンタ11の内容が「0001^{*}、「0010^{*}、「0011^{*} に なると、レジスタ128~12Dの内容と共々合致するので、 その内容が合致したとき、スレーブ局1#1~3ヘデー タの送信を開始させる信号を図4の送信回路に順次出力 する.

【0023】又図4において、15はアドレスを含むデー タを送信するHDLCフレームまたはこれに準拠するフ レームの送信回路で、コンパレータ14からの出力信号が 入力されたとき、図1に示すスレーブ局への送信を開始 する。16は複数ビットに及ぶ総データの誤りを検出する ために付加される冗長コードの計算・送信を行うFCS 計算・送信回路で、コンパレータ14からの出力信号が入 | 力されたとき、図1に示すスレーブ局への送信を開始す る。17はHDLCフレームまたはこれに準拠するフレー ムの区切りを示すための開始フラグ及び終了フラグを送 マスター局1と複数のスレーブ局2間を結ぶシリアルデ 40 信する開始・終了フラグ送信回路で、コンパレータ14か ちの出力信号が入力されたとき、図1に示すスレーブ局 への送信を開始すると共に、フラグ一個を送信完了した。 ことを示す送信完了信号17Aを、後述するフラグ数カウ ンタ20に出力する。18はHDLCフレームまたはこれに 準拠するを構成するための開始フラグ、終了フラグ、デ ータ送信、FOS送信を切り替えるためのOR回路、19 はCPU13で処理された並列データを直列データに変換 するためのパラレル/シリアル変換回路、20は開始フラ グと終了フラグの送信フラグ数をカウントするためのフ ある。図3において、10は発振回路、11はNC内部基準 50 ラグ数カウンタ、21はCPU13にて予めフラグ数が

設定されるフラグ数設定レジスタ、22はフラグ数カウン タ20の内容とフラグ数設定レジスタ21との内容を比較 し、両者の値が一致したときフラグ送信を停止させる送 信停止信号22Aを開始・終了フラグ送信回路17に出力す るコンパレータである。なおこの送信回路から送信され るデータのフレーム構成は、図7Aに示すようなHDLC規 格またはHDLC規格に準拠したフレーム構成を取ると共 に、耐伝送ラインノイズ特性を高めるため開始フラグ及 び終了フラグを各々4個設けている。また、データは、 図5に示すように伝送ライン4による遅延を伴い△丁時 間遅れてスレーブ局2に受信される。また図5、図6 中、202はデータフレーム、203は基準カウンタロード信 母を示す。

【0024】又図1において、101はマスター局1から 送信されるデータを受信するレシーバ。102は受信シブ トレジスタで、実用上3~4個設けられる。116は受信 開始信号及び受信終了信号を出力してHDLCフレーム またはこれに準拠するフレームの開始、終了を検出する ためのフラグ検出回路、117は受信データのFCSを計 データと比較し、比較結果が不一致の場合にFCSエラ 一信号を出力しエラー発生を検出するFCS計算・比較 回路、118は受信した直列データを並列データへ変換す るためのシリアル/バラレル変換回路。103は受信RA Mで、マスター局1から送信されるデータを自局分のみ 格納する。104は受信アドレス設定レジスタで、各スレ ープ局2対応で割付けられた受信アドレスがCPU105 にて予め設定されている。106は基準カウンタブリセッ **卜用レジスタで、マスター局1から送信される周期と位** 相が合うように、マスター局1側の送信タイミング設定 30 定しておく。 レジスタ12A~12Dと同一の値が、各スレーブ局2対応で CPU15にて予め設定されている。具体的には、スレー ブ1#0 の基準カウンタブリセット用レジスタ106には、 "0000"が、スレーブ局1#1の基準カウンタブリセッ ト用レジスタ106には"0001"が、スレープ局 I # 2 の 基準カウンタブリセット用レジスタ106には"0010" が、又スレープ局1#3の基準カウンタプリセット用レ ジスタ106には"0011"が夫々設定される。

【0025】10水コンパレータで、マスター局上から 送信されるフレーム中のアドレスと受信アドレス設定レ 40 ジスタ104に設定されたアドレスと比較し、両者のアド レスが合致したとき、基準カウンタブリセット用レジス タ106に設定されている内容をスレーブ側基準のカウン タ108にロードし、基準カウンタ108の内容をプリセット する基準カウンタロード信号203を発生させる。なおこ のロード信号203は、基準カウンタ108に入力される。10 9はマスター局1の発振回路10と同一周波数のクロック 源を有する発振回路、108はこの発振回路109のクロック 源をマスター局!側の周波数と合致するように分周した。 3.Smsec. 1.7msec、0.Smsec、0.4msecの周波数をカウン 50 器15. FCS計算・送信回路16及び開始・終了プラグ送

トする基準カウンタ、110は割込みタイミング設定レジ スタで、全てのスレーブ局2がマスター局1からのデー タを受信した後の割込みタイミング値 (この実施例の場 台は"1000")がCPU105にて予め設定されている。 なお、このタイミング値は、同期制御を必要とするスレ ープ局2全てに同一の値が設定される。111は基準カウ ンタ108の内容と割込みタイミング設定レジスタ110の内 容とを比較し、両者の内容が合致したとき、CPU105 に割込み信号を出力するコンパレータ。112はCPU105 - 10 にてPWM出力回路113、パワー回路114を通じて制御さ れるサーボモータ(又は主軸モータ)。115はモータ112 の位置等をCPU105にフィードバックするための検出 器【/F、119は送信RAMである。なおその他の構成 については従来のものと同様であるので説明を省略す

10

【0026】次に動作について主に図らを用いて説明す る。即ち、マスター局士の送信タイミング設定レジスタ 図124~120年,共生"0000"、"0001"、"0010"、 "0011"をCPU13により予め設定しておく。一方、ス 算すると共に、受信データの後に送信されてきたFCS 20 レープ局2の受信アドレスレジスタ104に、各スレープ 局2対応で割付けられた受信アドレスをCPU105にて 予め設定しておくと共に、基準カウンタブリセット用レ ジスタ106に、マスター局1の送信タイミング設定レジ スタ図12A~12Dと同一の値、即ち、"0000"、"000 1"、 "0010"、 "0011" をCPU105にて予め設定して おき、更に各スレーブ局2に全てのデータ送信が完了し た後各スレーブ局2が同期して制御を開始できるよう、 割込みタイミング設定レジスタ110に、CPU105への割 込みタイミング値("1000")をCPU105にて予め設

> 【0027】このように各レジスタ12A~120、104、10 6、110に所定の値を設定した後、マスター局1からスレ ープ局2へのデータ送信を開始させる。。そしてNC内 部基準カウンタ11の内容と送信タイミング設定レジスタ 12A~120の内容とをコンバレータ14A~140にて比較し、 両者の内容が合致したとき、該当するスレーブ局2への データ送信を開始させる信号を、図4に示す送信回路の データ送信回路15、FCS計算・送信回路16及び開始・ 終了フラグ送信回路17に各々出力する。具体的には、N C内部基準カウンタ11の内容が "0000" になったとき、 レジスタ12Aの内容"0000"と合致するので、スレーブ 局1#() ヘデータの送信を開始させる信号を図4の送信 回路に出力する。又NC内部基準カウンタ11の内容が "0001"、"0010"、"0011"になると、レジスタ128 ~120の内容と失々合致するので、その内容が合致した。 とき、スレーブ局1#1~3へデータの送信を開始させ る信号を図4の送信回路に順次出力する。 【0028】図4における送信回路において、スレーブ

局2へのデータ送信を開始させる信号が、データ送信回

(6)

信回路17に各々順次入力されるので、データ送信回路1 5、FCS計算・送信回路16及び開始・終了フラグ送信 回路17よりOR回路18を通じてスレーブ局2へのデータ 送信を順次開始する。このとき開始・終了フラグ送信回 路17は、フラグ一個を送信する毎にフラグ一個を送信完 了したことを示す送信完了信号17Aを、フラグ数カウン タ20に出力するとともに、コンパレータ22が、フラグ数 カウンタ20の内容とフラグ数設定レジスタ21との内容を 比較し、両者の値が一致したときフラグ送信を停止させ る送信停止信号22Aを開始・終了フラグ送信回路17に出 力してフラグデータ送信を停止させる。

11

【0029】一方、各スレープ局2では、図5に示すよ うに送信を開始されてから伝送ライン4による遅延(△ **T時間)を伴ってレシーバ101**、受信シフトレジスタ10 2、シリアル/パラレル変換回路118を通じて自分自身の データを受信RAM103に取込む。スレープ局1#0が まずデータを受信RAM103に取込むので、このとき、 受信シフトレジスタ102に入ったアドレスと受信アドレ ス設定レジスタ104に設定されたアドレスとが合致する ため、コンパレータ107が基準カウンタロード信号203を 基準カウンタ108に出力する。このロード信号203が基準 カウンタ10%に入力されると、基準カウンタブリセット 用レジスタ106に予めセットされている"0000"が基準 カウンタ108にロードされ、基準カウンタ108は"0000" にプリセットされ、"0000"より発振回路109からのク ロックをカウントし始める。スレーブ局1#0がデータ を取込み基準カウンタ108が「0000」よりカウントし始 めた後、スレープ局1#1がデータを受信RAM103亿 取込むと共に、スレープ局1#1の基準カウンタ108に は、上述したスレーブ局1#0と同様の動作にて"000 1 がプリセットされ、スレーブ局1#1の基準カウン タ108は"0001"より発振回路109からのクロックをカウ ントし始める。なお、このとき、スレープ局1#0の基 運カウンタ108の値は、スレーブ局1#1の基準カウン タ108の値と同一の値となっている。スレープ局1# 2.スレーブ局1#3の基準カウンタも上記と同様に "0010"、"0011"と順次プリセットされるので、スレ ープ局1#0~1#3へのデータ送信が完了した時点で は各スレーブ局の基準カウンタ108の値は揃うことにな

【0030】そしてこのように各スレーブ局の基準カウ ンタ108の値が合致している状態において、割込みタイ ミング設定レジスタ110の内容(との実施例の場合は"1 000~) と差距カウンタ108の内容とが合致すると、各コ ンパレータ111は各CPU105に割込み信号を出力する。 この割込み信号が各CPU105に入力されると各CPU1 05は、各受信R AM103に格納されている各モータ112の 制御データ(この実施例の場合は、電流ループ処理、位 置ループ処理及び速度ループ処理データ)を各スレープ

12 一回路114を通じて各モータ112を同期制御する。よって 従来のように同期プレームを送信しなくても、各スレー ブ局間の同期をとることができるようになり、即ち同期 フレームを送信しなくても、各モータ112を同期補聞さ せることが可能となる。因みに従来側の項でも述べたよ うに同期補間を必要とする時間帯において同期補間を行 わないと、目的とする加工を行う亭ができない。また送 信フレーム構成として、開始フラグと終了フラグを複数 持つ構成としているので、耐伝送ラインノイズ性が高ま り、図7Bに示すように伝送ラインノイズによってA 1、A2、B1、B2等のフラグを検出出来なかったと しても、A3、A4、B3、B4の位置で開始フラグと 終了フラグを確実に検出できるようになり、また送信側 でフラグ数をカウントし、所定のフラグ数送信を完了し たならばフラグデータ送信を停止させるので、フレーム の受信開始が出来ない、受信終了が出来ないといった不 都合を解消できるようになる。また、図4に示すよう に、フラグ数設定レジスタ21を有しているので、工場 環境に応じて、即ち、伝送障害となるフイズが多い工場 では開始、終了フラグ数を多くする等容易にそのフラグ 数を増減できる。なお、発振回路10、109として同一周 波数のクロック源を有するものを用いた場合について説 明したが、必ずしも同一周波数のクロック源を有するも のを用いる必要はない。

【0031】実施例2.

また第一の実施例で説明した構成は、図17に示すもの (数値制御装置本体側の機械入出力部が不足した場合に 付加されるリモート制御装置と数値制御装置本体間をシ リアル伝送線ラインにより結合し、両者間でデータ伝送 30 を行う数値制御禁置)にも適用可能である。即ち、この 図17に示すものの回路構成は、PWM出力回路113. パワー回路114、サーボモータ(又は主軸モータ)112及 び検出器 L/F 115が、工作機械のインターフェイス部 5に変更されるだけで、その他の回路構成は第一の実施 例で説明した構成と実質的に同一である。

【0032】次にこの図17に示すものに、第一の実施 例で説明した構成を適用した場合の動作について、処理 タイミングを示す図8を用いて説明する。数値制御装置 は、通常「リアルタイム〇Sの下でマルチタスク処理を 40 行っており、システムとしての基準クロック信号(図中 Aで示す)があり、1サイクルの区間を繰り返し実行す る。B、Dは数値制御装置本体側の処理内容を示したも のであり、R1、R2、R3は数値制御装置本体側の受 信データ処理、S1,S2.S3は数値制御装置本体か らの送信データ処理、○1、○2,○3は数値制御装置 本体側の出力処理、11、12,13は入力処理であ る。またC、Eはリモート制御装置側の処理内容を示し たものであり、数値制御装置本体側の処理内容と区別す るために頭にBを付加している。また、B、Cは従来方 局とも同時に読み出し、各PWM出力回路 113、各パワー 50 - 式。D,E は本発明方式である。従来は、数値制御装置 (7)

本体からリモート制御装置への送信処理S1の役、数値制御装置本体側での出力処理O1、入力処理I1が実行される。リモート制御装置側では、数値制御装置本体側の送信処理S1を受けて、受信処理RR1が実行され、その役リモート制御装置側での出力処理RO1、入力処理RI1が実行されるので、数値制御装置本体側の入力処理RI1とリモート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と明モート制御装置側の入力処理RI1と関モート制御装置側の入力処理RI1と関モート制御装置側の入力処理RI1と関モート制御装置側の入力処理RI1を開発を開発を開発に関ロを開発を開発している。

的なずれを生じることになる。

13

【0033】これに対し、本発明では、スレーブ局2の 受信アドレスレジスタ104に、スレーブ局2対応で割付 けられた受信アドレスをCPU105にて予め設定してお くと共に、基準カウンタブリセット用レジスタ106にご 所定の値、例えば"0000"、または"0100"等をCPU 105にて予め設定しておき、更に割込みタイミング設定 レジスタ110に、数値制御装置本体とリモート制御装置 とにおける工作機械のインターフェイス部5への入出力 処理が同期して行われるよう予め定めた所定の値。即ら リモート制御装置側の受信処理RR1〜数値制御装置本 体側の出力処理の2までの時間(基準カウンタブリセッ ト用レジスタ106に"0000°が設定されている場合)。 またはその時間に相当する時間(基準カウンタブリセッ ト用レジスタ106に"0000"以外の値、例えば"0100" が設定されている場合、リモート制御装置側の受信処理 RR1~数値制御装置本体側の出力処理の2までの時間 に"o100"を加算した時間)をCPU105にて予め設定 しておく。このため数値制御装置本体側の送信処理S1 を受けてリモート制御装置側の受信処理RR1が実行さ れ、このとき検知された宛先アドレスD、A検知信号に より基準カウンタ108が例えば■0000°にプリセットさ れ、基準カウンタ108は発振回路109からのクロックをブー リセット値から再度カウントし始める。そしてこの基準 カウンタ108がカウントしている状態に於て、割込みタ イミング設定レジスタ110の内容と基準カウンタ108の内 容とが合致すると、コンパレータ111はCPU105に割込 み信号を出力する。この割込み信号がCPU105に入力。 されるとCPU105は、受信RAM103に格納されている 制御データを読み出し、数値制御装置本体側の出力処理 ○2. 入力処理Ⅰ2と同時刻に、リモート制御装置側の 出力処理RO)、入力処理RL1を実行する。このた め、工作機械側から見た数値制御装置の機械入出力のター イミングが、数値制御装置本体に内蔵された機械入出力 部とリモート制御装置に内蔵された機械入出力部とに係 わらず、ほぼ同一タイミングとなる。

【0034】なお、リモート制御装置側の入出力処理が 従来方式より1サイクル遅れるが、入力から出力への応 答時間を考えると、従来方式では、

RII→RSI→R2 →O2 (リモート側入力から 本体側出力まで)

11 →S2 →RR2→RO2 (本体側入力からりモート側出力まで)

本発明では、

R I 1 → R S 2 → R 3 → ○ 3 (リモート側入力から 本体側出力まで)

II →SI →RRI→ROI (本体側入力からりモート側出力まで)

となり、両者とも1サイクル程度かかり、差異のないことがわかる。

【0035】実施例3.

また、上記第二の実施例において、割込みタイミング設 10 定レジスタ110に、数値制御装置本体とリモート制御装 置とにおける工作機械のインターフェイス部5への入出 力処理が同期して行われるよう予め定めた所定の値、即 ちリモート制御装置側の受信処理RR1〜数値制御装置 本体側の出力処理〇2までの時間(基準カウンタブリセ ット用レジスタ10%(2000)が設定されている場 台) またはその時間に祖当する時間(基準カウンタブ リセット用レジスタ106に゜0000″以外の値。例えば゜o 100″が設定されている場合、リモート制御装置側の受 信処理RR1〜数値制御装置本体側の出力処理〇2まで 20 の時間に 0100 を加算した時間) をCPU105にて予 め設定しておくものについて説明した。ところが、リモ ート制御装置側の受信処理RR1〜数値制御装置本体側 の出力処理の2までの時間は、種々の要因、例えば工作 機械のインターフェイス部5の入出力特性等により変動 する。このため、割込みタイミング設定レジスタ110に 予め設定する値は、リモート制御装置側の受信処理RR 1~数値制御装置本体側の出力処理〇2までの時間を実 測し、この実測時間を考慮した時間を設定することが好 【0036】図9及び図10は、このリモート制御装置

側の受信処理RR1〜数値制御装置本体側の出力処理O 2までの時間を実測し、この実測時間を考慮した時間 を、割込みタイミング設定レジスタ110に設定する場合 の実施例を示す。即ち、図9は数値制御装置本体側の機 械入出力部が不足した場合に付加されるリモート制御装 置と数値制御装置本体間をシリアル伝送線ラインにより 結合し、両者間でデータ伝送を行う数値制御装置の概略 構成図、図10はその要部詳細回路を示し、図におい て、18,1Gは数値制御装置本体側のHDLCフレームま 40 たはこれに準拠するフレームの送信部及び受信部。1AA、 1ABは本体側機械出力部及び本体側機械入力部、100A,10 08はリモート制御装置側のHDLCフレームまたはこれ に準拠するフレームの受信部及び送信部で、図1におけ るレシーバ101、受信シフトレジスタ102、フラグ検出回 踏116、FCS計算・比較回路117、シリアル/パラレル 変換回路118、受信RAM103、送信RAM119及び受信 アドレス設定レジスタ104が相当する。120は基準カウン タ108D内容を、数値制御装置本体から出力されたHD LCフレームの受信開始信号が入力されたときラッチす

50 る第一のラッチ回路、121は基準カウンタ108の内容を、

(8)

数値制御装置本体からの機械出力信号が入力されたとき ラッチする第二のラッチ回路、122は数値制御装置本体 からの機械出力信号を入力し、この信号が入力されたと き、第二のラッチ回路121に対してセンサーラッチ信号 を出力するセンサー入力部。123は機械出力信号線、124 は受信開始信号、125はセンサーラッチ信号、126は割込 み信号、2AA,2ABはリモート側機械出力部及びリモート 側機械入力部である。なお、他の構成については第二の 実施例のものと同様であるので、説明を省略する。

15

【0037】次にこの第三の実施例の動作を説明する。 即ち、数値制御装置本体の送信部1Bから送信されたデ ータは、伝送ライン4を通り、リモート制御装置の受信 部100Aで受信される。受信されたデータフォーマット中 のアドレス部が、CPU107にて受信アドレス設定レジ スタ104に予め設定されたアドレスと一致すると、フラ グ後出回路116より受信開始信号124が出力される。この 受信開始信号124は、発振回路109に基づいて定常的にカ ウントを行っている基準カウンタ108に入力され、第一 のラッチ回路120が、このときの基準カウンタ108の内容 をラッチする。次に数値制御装置本体が機械出力処理を 開始すると、機械出力部1AAより機械出力債号線123に億 号出力される。この信号をリモート制御装置内にあるセ ンサー入力部122に入力し、入力に対応して出力された センサーラッチ信号125により、上記と同様に基準カウ ンタ108の内容を、第二のラッチ回路121がラッチする。 リモート制御装置のCPU105は、この第一のラッチ回 路120と第二のラッチ回路121との内容を比較し、その差 分に基づいて、リモート制御装置のリモート機械出力部 2AAに出力処理するタイミングを、割り込みタイミング 設定レジスタ110に設定する。具体的には、基準カウン タブリセット用レジスタ106に"0000"が設定される場 合には、リモート制御装置側の受信処理RR1〜数値制 御装置本体側の出力処理〇2までの時間を設定し、また 基準カウンタブリセット用レジスタ106に"0000"以外 の値、例えば"0100"が設定される場合には、リモート 制御装置側の受信処理RRI~数値制御装置本体側の出 力処理02までの時間に"0100"を加算した時間を設定 する。なお、これ以後の動作については、第二の実施例 と同様であるので、説明を省略する。

【0038】また、この第三の実施例では、リモート制 40 御装置に特別にセンサー入力部122を設ける例を示した が、リモート機械入出力部2Aを利用してもよい。ま た。この第三の実施例では、機械出力処理のタイミング を、数値制御装置本体とリモート制御装置で合わせる場 台について示したが、機械入力処理についても、数値制 御装置本体側の機械出力処理と機械入力処理の処理タイ ミングの時間差が予め分かれば、機械入力処理も数値制 御装置本体とリモート制御装置で合わせることが可能で

【0039】なおまた、上記各実施例において、スレー 50 【図面の簡単な説明】

16 ブ局が自局アドレス検出時に自局内の基準カウンタ108 をプリセットする構成としたが、一度プリセットした後 所定時間(例えば伝送周期時間)経過しなければ再度ブ りセットしない構成とすることが好ましい。このように 構成すれば、伝送ラインにノイズが入って誤ったアドレ スが送信されたり、コンパレータ107が誤動作して誤っ て自局アドレスと認識した場合等にあっても、本通信シ ステムは正常に動作し、信頼性が更に向上する。又上記 各実施例においては、数値制御装置に採用した場合につ いて説明したが、同期制御を必要とする他の制御装置の 通信システムにも本発明が適用できることは言うまでも 1561.

[0040]

【発明の効果】以上の様に本発明によれば、マスター局 と、このマスター局とシリアル伝送ラインで接続される スレープ局とを備え、上記スレープ局として、マスター 局より送信される送信フレーム中に含まれるアドレス情 報が自分自身のアドレスと一致したときデータを取込む と共に、マスター局との間、または所定のスレーブ局と の間の被制御体に対する制御タイミングが一致するよ う。自分自身の基準タイミングをプリセットするように 横成したので、マスター局からの同期フレーム送信が無 くても、マスター局とスレーブ局間、またはスレーブ局 間同士の同期が図れ、データ伝送の高速化を図ることが できる。また本発明によれば、基準タイミングをプリセ ット後、所定時間経過しなければ基準タイミングを再度 プリセットしないように構成したので、伝送ラインにノ イズが入って誤ったアドレスが送信されたり、コンパレ ータが誤動作して誤って自局アドレスと認識した場合等 30 にあっても、本通信システムは正常に動作し、信頼性が 更に向上する。<u>また</u>本発明によれば、マスター局とリア ル伝送ラインで接続されるスレーブ局に、基準カウンタ と制御タイミング設定用レジスタとを設け、このスレー ブ局として、マスター局より送信される送信フレーム中 に含まれるアドレス情報が自分自身のアドレスと一致し たときデータを取込むと共に、マスター局との間のひ制 御体に対する制御タイミングが一致するよう上記墓準カ ウンタをプリセットし、墓準カウンタの内容と制御タイ ミング設定用レジスタの内容とが一致したとき、マスタ 一局の被制御体に対する制御タイミングと一致する制御 信号を出力し、かつマスター局とスレーブ局との間の実 際の制御タイミングデータを収集するとともに、この実 際の制御タイミングデータに基づいて、上記制御タイミ ング設定用レジスタに所定の値を設定するように構成し たので、数値制御装置本体の送信タイミングや機械入出 力のタイミングが変化しても、制御タイミング設定用レ ジスタに、マスター局との間の制御タイミングを一致さ せるのに必要なデータを自動的かつ確実に設定できるよ うになる。

(9)

17 【図1】本発明の一実施例に係るスレーブ局の構成図である。

【図2】本発明の一実施例に係る通信システムが採用される数値制御装置のシステム構成を示す図である。

【図3】本発明の一実施例に係るスレープ局が4局ある 場合のマスター局側の送信開始信号発生回路を示す図で ある。

【図4】本発明の一実施例に係るマスター局側の送信回 踏を示す図である。

【図5】本発明の一実施例に係るマスター局とスレーブ 10 局間の詳細なデータ送信タイミングを示す図である。

【図6】本発明の一実施側に係る通信システムの全体の 動作を示すタイミング図である。

【図7】本発明の一実施例に係るシリアル伝送フレーム 構成及び伝送ラインのデータの流れを示す図である。

【図8】本発明の他の実施例に係る処理タイミングを示す図である。

【図9】本発明の更に他の実施例に係る通信システムが 採用される数値制御装置のシステム構成を示す図であ る。

【図10】本発明の更に他の実施例に係る要部詳細回路 を示す図である。

【図11】従来例に係るシリアルリアルタイム通信システムに基づくトポロジーを示す図である。

【図12】従来例に係るSERODSの1回のシリアル伝送に使用されるデータのフレーム構成を示す図である。

【図13】従来例に係るSEROSのシリアル伝送ラインの時間的配置図である。

【図14】従来例に係るSERCOSのシリアル伝送データのコード化の例を示す図である。

【図15】従来例に係るSEROOSのシリアル伝送ラインに 使用される光ファイバー伝送路を示すイメージ図であー*

*る。

【図16】従来例に係るSEROSの伝送ラインの接続機略 図である。

18

【図17】他の従来例に係る通信システムが採用される 数値制御装置のシステム構成を示す図である。

【図18】従来の欠点を説明するための伝送ラインのデータの流れを示す図である。

【図19】伝送ラインに影響を及ぼす電源ノイズの特性を示す図である。

【符号の説明】

1 マスター局

2 スレーブ局

4 シリアルデータ伝送ライン

11 NC内部差準カウンタ

12A 送信タイミング設定レジスタ

12B 送信タイミング設定レジスタ

120 送信タイミング設定レジスタ

120 送信タイミング設定レジスタ

13 CPU

0 14A コンパレータ

14B コンバレータ

14C コンバレータ

140 コンバレータ

105 CPU

106 基準カウンタブリセット用レジスタ

107 コンパレータ

108 基準カウンタ


110 割込みタイミング設定レジスタ

111 コンパレータ


120 第一のラッチ回路

121 第二のラッチ回路


[32]



[2] [4]




[図5]



(10)


特許2636534




(11)

特許2636534

[27]





[図8]




[212]

[213]






特許2636534



(12)

特許2636534


(13)



(14)

特許2636534





(15)

特許2636534

[218]

101 102

- MAN A LOATA RESIDENT FLAN A LOATA ESSEAN FLAN A LOATA FESTIVAN
AL BI CI